AMD EPYC 9006 — разбор флагманских центральных процессоров Venice и Verano

В 2017 году первый EPYC с его 32 ядрами выглядел дерзкой попыткой потеснить Intel на рынке, где у AMD тогда почти не было доли. Прошло меньше десяти лет, и теперь красные контролируют около 46% рынка серверных процессоров по выручке, и сбавлять темп они явно не собираются — совсем недавно, на конференции Advancing AI 2026, Лиза Су представила новое поколение CPU — EPYC 9006 на архитектуре Zen 6. Еще тогда стало ясно, что эти процессоры — венец творения CPU-индустрии: до 256 ядер, гигабайт L3-кэша, 16 каналов оперативной памяти. Но рекорды — это лишь половина фурора. Куда интереснее то, насколько широкой получилась линейка: под одним брендом скрываются четыре разных семейства, от 8-ядерного чипа до экспериментального EPYC на мобильной памяти LPDDR5X для ИИ-стоек. Разобраться в этом многообразии с ходу непросто, поэтому в этой статье специалисты компании ServerFlow расскажут, чем отличаются Venice SP7, Venice SP8, Venice-X и Verano, что AMD изменила в чиплетах и I/O-кристаллах по сравнению с EPYC 9005 Turin, а также сравнят их с решениями Xeon и ARM.

Начнем с общей картины, потому что в этот раз AMD решила не мелочиться. Если Turin по сути был одной платформой SP5 с обычными и "плотными" чипами, то под брендом EPYC 9006 скрываются сразу четыре разных семейства процессоров:

Обратите внимание на два важных изменения в структуре линейки. Во-первых, AMD отказалась от отдельного бренда EPYC 8000 для процессоров среднего уровня: наследники Siena и Sorano теперь продаются под той же маркировкой EPYC 9006, что и флагманы, и отличить SP7 от SP8 по номеру модели невозможно. Во-вторых, оба новых сокета, SP7 и SP8, физически несовместимы с нынешними SP5 и SP6, так что апгрейд с Turin обернется полной заменой платформы. Утешает одно: следующее поколение EPYC, Florence на Zen 7, будет использовать те же SP7 и SP8, так что сегодняшние материнские платы переживут минимум два поколения процессоров.

Теперь давайте подробно рассмотрим каждое из семейств AMD EPYC 9006 по-отдельности, чтобы вскрыть все подводные камни и детальнее ознакомиться с их особенностями:

EPYC 9006 SP7 — прямой наследник Turin и Turin Dense на сокете SP7 (7 536 контактов). В его линейке пока всего 9 моделей представителей этого семейства чипов:

Сразу бросается в глаза новый термин Default CPU Power вместо привычного TDP. По словам AMD, он отражает суммарное энергопотребление вычислительных и I/O-кристаллов при заданном уровне производительности. На деле это та же самая величина, только под новым названием, и выросла она заметно: 192- и 256-ядерные Venice потребляют до 600 Вт, что на 100 Вт больше самого горячего Turin. Высокочастотные модели на Zen 6 тоже упираются в 500 Вт, а в пересчете на ядро это даже больше, чем у предшественника. Так что будьте готовы к тому, что серверы на Venice потребуют более серьезного охлаждения и электропитания.

Платформа SP8 (5 572 контактов) сменяет Siena и Sorano, но назвать ее бюджетной язык не поворачивается. По сути, это SP7, разрезанная пополам: до 128 ядер и 8 каналов памяти. При этом урезали далеко не все:

• 128 линий PCIe 6.0 — на треть больше, чем у SP7. Для хранилищ, сетевых узлов и GPU-серверов, где ядер нужно немного, а линий много, SP8 выглядит даже привлекательнее флагмана.
• MRDIMM-12800 на всех моделях и официально подтвержденная установка двух модулей на канал, так что 16 слотов памяти на сокет доступны и здесь.
• Двухсокетные системы, которых не поддерживал Sorano. Модели, работающие только в однопроцессорной конфигурации, отмечены буквой P.
• Смешанный состав: в линейке есть процессоры и на Zen 6, и на Zen 6c, а два IOD у SP8 имеют другую компоновку, чем у SP7.

Моделей здесь в два с лишним раза больше, чем у флагманской платформы — 22 штуки с числом ядер от 8 до 128. Вот самые показательные из них:

По всей видимости, AMD решила скопировать подход Intel — половина процессоров, которые особенно нужны среднему бизнесу, ушли в линейку EPYC на сокете SP8, так как именно они предлагают оптимальный баланс характеристик, в то время как решения на SP7 в основном будут ориентированы на облачные инфраструктуры гиперскейлеров, где необходимо как можно большее количество ядер.

Стоит также отметить, что сокет SP8 формально считается младшей платформой для младших чипов семейства EPYC 9006, однако его габариты в 2 раза превышают основной сокет предыдущего поколения SP5 для процессоров EPYC 9005.

В поколении Turin AMD пропустила серверные процессоры с 3D V-Cache, и многие уже списали эту технологию со счетов. Но в EPYC 9006X она возвращается. Venice-X ставится в тот же сокет SP7 и собирается из производительных чиплетов Zen 6, поверх которых уложен дополнительный кэш. Конкретных моделей AMD пока не представила — раскрыты только общие характеристики семейства:

• До 96 ядер Zen 6;
• До 1152 МБ L3-кэша — втрое больше, чем у обычных 96-ядерных Venice с их 384 МБ;
• Частота до 5,15 ГГц, примерно на 150 МГц выше самых быстрых моделей SP7;
• 16 каналов памяти с поддержкой MRDIMM.

Звучит впечатляюще, но есть забавный нюанс. Разница в объеме кэша между Venice-X и обычным флагманом EPYC 9996 с его 1024 МБ составляет всего 128 МБ. Так что главный козырь Venice-X не в абсолютном объеме кэша, а в том, сколько его приходится на каждое высокочастотное ядро: 12 МБ против 4 МБ у EPYC 9996. Именно поэтому AMD позиционирует Venice-X прежде всего для HPC, инженерных симуляций и баз данных в памяти, где рабочий набор данных плохо помещается в обычный кэш. К тому же, характеристики чипа практически точь-в-точь повторяют характеристики процессора AMD EPYC 9684X на архитектуре Zen 4 — столько же ядер, столько же кэша. Неужели AMD решила перевыпустить чип позапрошлого поколения?

А вот мы и добрались до самого необычного процессора в линейке. EPYC 9006 LP, он же Verano, формально относится к тому же шестому поколению на Zen 6, но AMD даже не стала давать ему кодовое имя Venice — настолько он отличается от остальных. Verano проектируется как хост-процессор для кластеров ИИ-ускорителей, и в этом смысле он откровенно метит на территорию Nvidia Vera. Ключевые особенности:

• LPDDR5X вместо DDR5 — впервые в истории EPYC. По словам AMD, низковольтная память потребляет меньше энергии на каждый байт объема и пропускной способности. Частоты памяти пока не раскрыты.
• 24 канала памяти против 16 у Venice SP7, что при сопоставимых скоростях даст еще более высокую пропускную способность.
• Модули SOCAMM2 вместо распаянных микросхем — память можно заменять и наращивать, как и у обычных серверов.
• 72 ядра Zen 6 с частотой до 5 ГГц. Судя по всему, это 6 чиплетов по 12 ядер, то есть ставка сделана на быстрые ядра, а не на максимальную плотность.
• xGMI до 112 Гбит/с на линию — почти вдвое быстрее, чем 64 Гбит/с у Venice SP7. Впервые скорость xGMI обгоняет актуальную версию PCIe, а значит, AMD, похоже, начинает отвязывать свой интерконнект от стандарта PCIe.

Скоростной xGMI здесь не случайность. Verano будет работать в паре с ускорителями следующего поколения Instinct MI500 в стоечной системе Helios 500, и под эту задачу AMD, судя по всему, проектирует для него отдельный I/O-кристалл.

А теперь вернемся к главной интриге. В собственном whitepaper по EPYC 9006 AMD прямо пишет, что DDR5 RDIMM и MRDIMM обеспечивают коррекцию ошибок при отказе целого чипа памяти, чего LPDDR структурно обеспечить не может, и противопоставляет этим свои процессоры конкурентам, "жертвующим надежностью памяти ради энергоэффективности". Камень явно брошен в огород Nvidia Vera с ее LPDDR5X. И буквально через пару страниц AMD анонсирует собственный EPYC на той же LPDDR5X. Иронично? Еще бы. Но логика здесь есть: для хоста в ИИ-стойке важнее энергоэффективность и пропускная способность, чем надежность уровня мейнфрейма, а для классических корпоративных серверов у AMD остаются Venice с DDR5.

С семействами процессоров разобрались, но характеристики мы разобрали лишь поверхностно. Теперь давайте заглянем под капот AMD EPYC 9006 и разберемся, что действительно нового появилось в новом поколении центральных процессоров красных.

Как и в Turin, AMD выпускает для серверов два типа вычислительных чиплетов (CCD): производительные Zen 6 и плотные Zen 6c. Но есть важное отличие. Если в прошлом поколении Zen 5 и Zen 5c производились на разных техпроцессах, то теперь оба чиплета делаются на TSMC 2 нм, а значит, сравнивать их между собой станет куда проще.

Само устройство чиплетов AMD официально не расписывала, но по фотографиям собранных процессоров картина восстанавливается довольно уверенно:

• Zen 6 CCD — 12 ядер и 48 МБ L3-кэша вместо 8 ядер и 32 МБ, которые кочевали из поколения в поколение еще со времен Zen 2.

• Zen 6c CCD — 32 ядра и 128 МБ L3-кэша вместо 16 ядер и 32 МБ у Zen 5c.

Вот и получается, что в обоих типах чиплетов на каждое ядро теперь приходится по 4 МБ L3. Для обычных ядер это тот же уровень, что и раньше, а вот плотные ядра получили вдвое больше кэша, чем в Turin Dense. Теперь посмотрим, скольку у чипов будет кэша.

• 8 CCD × 32 ядра Zen 6c = 256 ядер и 8 × 128 МБ = 1024 МБ L3;
• 8 CCD × 12 ядер Zen 6 = 96 ядер и 8 × 48 МБ = 384 МБ L3.

Гигабайт кэша в серийном, а не специализированном процессоре — это само по себе событие. Раньше такие объемы встречались только в моделях с 3D V-Cache вроде Genoa-X. Но есть и нюанс, который AMD предпочитает не выпячивать. Максимум производительных ядер Zen 6 на сокет составляет 96, тогда как Turin предлагал до 128 полноценных ядер Zen 5. То есть в сегменте высокочастотных процессоров число ядер даже сократилось. Зато разрыв между обычными и плотными чипами по количеству ядер вырос до 2,66 раза, а разрыв по частотам, наоборот, сократился: Zen 6 разгоняется до 5,0 ГГц, как и Turin, а Zen 6c — до 4,1 ГГц, что на 400 МГц больше, чем у Turin Dense. Выходит, "плотные" ядра Zen 6c перестают быть ядрами второго сорта и становятся основным рабочим инструментом для многопоточных нагрузок.

Если в чиплетах изменения скорее эволюционные, то I/O-часть Venice переделана куда серьезнее. На фотографиях флагманских чипов это видно сразу: вместо одного большого IOD теперь стоят два. При этом производятся они по-прежнему на TSMC 6 нм, как и в Turin. Экономия? Скорее трезвый расчет: контроллерам памяти и PCIe переход на 2 нм почти ничего не дает, а каждая пластина 2 нм сейчас на вес золота, и отдавать ее под интерфейсы было бы расточительно.

Venice поддерживает 16 каналов DDR5 вместо 12 у Turin, причем со скоростью до 8000 MT/s для обычных RDIMM и до 12 800 MT/s для MRDIMM второго поколения.

• 16 каналов × 8000 MT/s × 8 байт = 1 ТБ/с с обычной DDR5;
• 16 каналов × 12 800 MT/s × 8 байт = 1,6 ТБ/с с MRDIMM.

У Turin с его 12 каналами DDR5-6400 пиковая пропускная способность составляла 614 ГБ/с, так что прирост — примерно в 2,6 раза. Максимальный объем памяти — до 4 ТБ на сокет при установке 16 модулей по 256 ГБ. При этом, MRDIMM поддерживается всеми моделями линейки, вплоть до самого младшего 8-ядерного EPYC.

Второе крупное обновление — поддержка PCIe 6.0 и CXL 3.1, что вдвое увеличивает пропускную способность каждой линии относительно PCIe 5.0 в Turin. А вот с количеством линий все не так радужно. Флагманские процессоры SP7 в односокетной конфигурации предлагают лишь 96 линий PCIe 6.0 — меньше, чем 128 линий PCIe 5.0 у Turin. Зато процессоры среднего уровня SP8 получили все 128 линий. Сколько линий PCIe будет у двухсокетных систем SP7, AMD официально не уточнила. 

Самое недооцененное изменение Venice спрятано в межсоединении xGMI. До сих пор процессоры EPYC и ускорители Instinct общались через обычный PCIe, без когерентности кэшей. В Venice xGMI работает в той же версии, что и у MI455X, поэтому процессор и ускорители наконец-то оказываются в едином когерентном домене памяти. Ускоритель может напрямую обращаться к огромной оперативной памяти процессора, а разработчикам больше не нужно вручную синхронизировать данные между CPU и GPU. У Nvidia подобная связка давно реализована через NVLink-C2C в процессорах Grace, и теперь у AMD появился собственный аналог.

Помимо железа, AMD описала функции, общие для всей линейки EPYC 9006.

Из расширений инструкций можно выделить следующие апдейты:

• SMT на месте. Каждое ядро обрабатывает два потока, так что EPYC 9996 предлагает 512 потоков. AMD доказывает, что это особенно выгодно в агентном ИИ, где песочницы, интерпретаторы кода и микросервисы большую часть времени ждут ответа от памяти, сети или GPU. С учетом того, что Intel отказалась от Hyper-Threading в Diamond Rapids, адресат угадывается без труда.
• AVX-512 с полноценными 512-битными конвейерами — для HPC, аналитики, шифрования и векторного поиска. Пока неизвестно, поддерживаются ли эти инструкции на энергоэффективных ядрах Zen 6c.
• Матричного блока нет. Аналога Intel AMX в Venice нет, а инструкции ACE появятся только в EPYC Florence на Zen 7. Для инференса нейросетей на процессоре это самая заметная брешь Venice.

Так как чипы очень горячие, AMD прикрутила несколько новых инструментов для лучшего управления питанием и энергоэффективностью:

• UBPS — подстраивает энергопотребление под фактическую загрузку, не держа мощность в резерве под пик.
• UPP — делит бюджет мощности сервера между процессором, памятью, ускорителями, сетью и накопителями по мере необходимости.
• FAST — повышает частоту для задач, чувствительных к задержкам, и распределяет ее равномерно для многопоточных.

AMD прямо признает, что в 2026 году оперативная память стала одной из самых дорогих статей в спецификации сервера, и предлагает два решения. Технология MEXT с помощью ИИ-алгоритмов переносит редко используемые страницы из DRAM на flash-накопители, а CXL 3.1 позволяет расширить память дополнительными модулями, в том числе DDR из списанных серверов.

AMD сравнивает флагманский EPYC 9996 (256с/512t, 2,55GHz-4,1GHz, 600W) в основном с двумя соперниками — Intel Xeon 6980P (128c/256t, 2.0GHz-3.9GHz, 500W) и Nvidia Vera (88c/176t, до 4.0GHz, 250-450W). Вот что получилось по данным самой AMD.

• Общая производительность. В SPECrate 2026 Integer — главном отраслевом тесте процессоров, состоящем из 14 задач целочисленных вычислений, — EPYC 9996 быстрее Xeon 6980P в 2,37 раза и Nvidia Vera в 2,24 раза. В пересчете на ядро 96-ядерный Venice опережает Vera на 20% и выигрывает во всех 14 подтестах, включая четыре, которые Nvidia сама выбрала для демонстрации агентного ИИ.
• Пропускная способность памяти. В тесте STREAM Triad, который измеряет реальную, а не пиковую скорость работы с памятью, Venice на 18% быстрее Vera, а в пересчете на ядро — на 8%.
• Корпоративные и облачные нагрузки. Против Xeon 6980P EPYC 9996 показывает: в 2,4 раза выше производительность серверных Java-приложений, в 2,5 раза быстрее шифрование в OpenSSL, в 3,5 раза выше производительность NoSQL-базы MongoDB, в 2,9 раза выше производительность in-memory хранилища Redis, в 3,7 раза больше запросов в веб-сервере NGINX, в 2,6 раза выше производительность транзакционной базы MySQL.
• Научные расчеты. В молекулярной динамике EPYC 9996 обходит Xeon 6980P в 3,08 раза в NAMD и в 3,13 раза в GROMACS, в погодном моделировании WRF — в 2,9 раза, а в квантовой химии Quantum ESPRESSO — в 1,8 раза.
• Агентный ИИ. По пяти стадиям агентного конвейера — от приема запросов и сборки контекста до векторного поиска и запуска инструментов — EPYC 9996 в среднем в 2,74 раза быстрее Xeon 6980P.
• Производительность на стойку. В модели стойки мощностью 100 кВт серверы на EPYC 9996 выдают в 3,4 раза больше производительности, чем стойка на Nvidia Vera.

Звучит разгромно, но учтите, что почти все эти результаты — внутренние оценки AMD на предсерийных образцах. Сравнение идет на сокет, а у EPYC 9996 вдвое больше ядер, чем у Xeon 6980P, и он потребляет больше энергии. А 96-ядерный Venice, который AMD выставила против Vera, — это не серийная модель, а флагман с отключенными ядрами. С Intel Xeon 7 Diamond Rapids AMD новинки не сравнивает. Есть небольшое ощущение, что тесты не совсем достоверны — неужели 256-ядерный процессор на энергоэффективных ядрах способен обойти высокочастотный ARM-чип и 128-ядерный Xeon на высокопроизводительных ядрах? Пока что реальных тестов нет, поэтому остается только довериться AMD наслово.

EPYC 9006 — это, наверное, самое масштабное обновление серверной линейки AMD за многие годы. Красные перевели вычислительные чиплеты на 2 нм, вдвое нарастили кэш на плотных ядрах, увеличили пропускную способность памяти в 2,6 раза, перешли на PCIe 6.0 с CXL 3.1 и научили процессоры когерентно общаться с собственными ИИ-ускорителями. А вместо одной платформы заказчики получают сразу четыре: флагманский SP7 для максимальной плотности, SP8 для тех, кому важнее линии PCIe и цена, Venice-X с 3D V-Cache для HPC и экспериментальный Verano на LPDDR5X для ИИ-стоек. Но главное преимущество AMD — время. Пока Intel готовит Diamond Rapids к 2027 году, Venice уже выходит на рынок, и к моменту появления конкурента красные успеют закрепить за собой немалую часть заказов. Так что в ближайший год выбор многоядерного x86-сервера для облаков, баз данных и агентного ИИ будет во многом выбором в пользу AMD. Как только AMD EPYC 9006 появятся в продаже, компания ServerFlow обязательно наладит поставки этих чипов и серверов на их основе. А пока вы уже можете приобрести серверы на базе AMD EPYC 9005 в нашем интернет-магазине.