Эволюция оперативной памяти: от электронных трубок до стеков HBM

Параллельно развивались ртутные линии задержки, применённые, например, в британском EDSAC: электрический импульс превращался в акустическую волну, которая проходила через трубку с ртутью около миллисекунды, считывалась на другом конце, усиливалась и заново подавалась на вход по кругу: медленная, тяжёлая и капризная к перепадам температуры, но по меркам своего времени довольно ёмкая память.

Настоящий прорыв случился с изобретением памяти на магнитных сердечниках в начале 1950-х годов. Крошечные ферритовые кольца, нанизанные на пересекающиеся провода, хранили бит в виде направления намагниченности; чтение было разрушающим – импульс тока перемагничивал кольцо, и по факту переключения схема определяла записанное значение, после чего сразу же перезаписывала его обратно. Данные при этом сохранялись без питания. Core memory оказалась настолько надёжной, что использовалась даже в бортовом компьютере программы “Аполлон”, и оставалась промышленным стандартом почти двадцать лет.

Переломным стал 1970 год: компания Intel выпустила чип Intel 1103 – первую коммерчески успешную микросхему динамической памяти объёмом 1 килобит. В 1967 году Роберт Деннард из IBM разработал концепцию однотранзисторной ячейки DRAM. Однако первая коммерчески успешная микросхема Intel 1103, выпущенная в 1970 году, использовала трёхтранзисторную ячейку. Массовое распространение более компактной схемы 1T1C произошло позднее. Такая ячейка неизбежно “протекала”: заряд утекал за миллисекунды. Поэтому требовалась регулярная регенерация каждой строки, отсюда и название “динамическая”. Хотя сам Intel 1103 ещё строился на трёхтранзисторной ячейке (3T), переход к концепции 1T1C (один транзистор, один конденсатор) сделал ячейку в разы компактнее шеститранзисторной схемы SRAM, позволив разместить на кристалле несравнимо больше бит.

SRAM, где бит хранится в устойчивой схеме из шести транзисторов и не требует обновления, осталась быстрой, но дорогой и объёмной – идеальной для кеш-памяти процессора, где важна каждая наносекунда задержки. DRAM же благодаря простоте ячейки и стремительному падению цены за бит победила там, где важнее была ёмкость: в основной оперативной памяти компьютеров. Этот раздел труда: быстрый маленький SRAM-кеш рядом с ядром и ёмкая дешёвая DRAM в качестве основной памяти – сохраняется в архитектуре процессоров и поныне.

1980-е и 1990-е годы стали временем стандартизации форм-факторов и интерфейсов, во многом благодаря комитету JEDEC, который начал согласовывать спецификации памяти между производителями. Чипы памяти сначала впаивались или вставлялись по одному в разъёмы, затем объединились в модули SIMM – сперва 8-битные, а затем 32-битные. А к середине 1990-х им на смену пришли модули DIMM с независимыми контактами на обеих сторонах платы и полноценной 64-битной шиной данных, которая остаётся базовым форм-фактором и поныне.

Внутри самих чипов тоже шла эволюция задержек: классическая асинхронная DRAM уступила место более быстрой FPM DRAM (Fast Page Mode), которая научилась держать открытой уже выбранную строку и быстро перебирать разные столбцы внутри неё, а следом появилась EDO DRAM (Extended Data Out), выигрывавшая ценные наносекунды за счёт начала следующего цикла чтения ещё до завершения вывода данных предыдущего. Подлинной революцией стало появление в 1993 году синхронной динамической памяти SDRAM, работающей строго в такт с тактовым сигналом системной шины, с конвейерной обработкой запросов и понятной задержкой в тактах. Это сделало поведение памяти предсказуемым для контроллера и заложило архитектурную основу для всего, что последовало дальше.

Именно от SDRAM в 2000 году произошла память стандарта DDR (Double Data Rate) – она научилась передавать данные и по переднему, и по заднему фронту тактового сигнала, удвоив пропускную способность без увеличения частоты самого ядра памяти. Дальше индустрия развивалась по чётким, согласованным JEDEC поколениям, каждое из которых снижало напряжение и поднимало частоты: DDR2 (2003 год, 1,8 В); DDR3 (2007 год, 1,5 В), принёсшая поддержку больших объёмов на модуль; DDR4 (2014 год, 1,2 В), впервые разбившая массив ячеек на независимые банковские группы для более быстрого параллельного доступа; и DDR5 (2020 год, 1,1 В), предусматривающая размещение контроллера питания PMIC на модуле DIMM и разделение традиционного 64-битного интерфейса модуля на два независимых 32-битных подканала.

Параллельно развивались и способы работать с несколькими модулями одновременно: двух- и четырёхканальный режимы контроллера памяти позволяют читать и писать в несколько модулей параллельно, кратно увеличивая суммарную пропускную способность платформы. Для серверов отдельной веткой развивалась память с коррекцией ошибок ECC, способная на лету исправлять одиночные сбои. За двадцать лет эволюции DDR пиковая пропускная способность одного модуля выросла с 3,2 до более чем 50 гигабайт в секунду, а напряжение питания упало с 2,5 до 1,1 вольта.

Универсальная память для персонального компьютера – не единственный путь развития. Игровым и профессиональным видеокартам требовалась экстремальная пропускная способность при работе с текстурами, и для них появилось семейство GDDR-памяти – она впаивается прямо на плату вплотную к графическому процессору, что сокращает длину проводников и позволяет держать частоты в разы выше настольных DDR-модулей. Поколение GDDR6X внедрило четырёхуровневую сигнализацию PAM4 вместо привычной двухуровневой, а новейший стандарт GDDR7 перешёл на трёхуровневую модуляцию PAM3, передавая три бита за два цикла шины.

Для суперкомпьютеров и топовых ускорителей искусственного интеллекта в 2010-х появилась технология HBM (High Bandwidth Memory) – несколько кристаллов памяти складываются в вертикальный стек и соединяются тысячами сквозных кремниевых отверстий (TSV), а сам стек размещается на общей кремниевой подложке рядом с вычислительным чипом. Такая сверхширокая и сверхкороткая шина даёт пропускную способность на порядок выше, чем у обычных модулей, ценой заметно более высокой стоимости производства. HBM2 получила широкое распространение в предыдущих поколениях вычислительных ускорителей, тогда как NVIDIA H100 и AMD Instinct MI300 используют HBM3. К 2026 году получила распространение HBM3E, начались коммерческие поставки HBM4 и появились первые образцы HBM4E.

Мобильные устройства пошли третьим путём: для смартфонов и ноутбуков создали семейство LPDDR (Low Power DDR), где во главу угла поставили не пиковую скорость, а экономию энергии батареи – более низкое напряжение и корпуса, монтируемые “пакет на пакете” прямо поверх процессора, чтобы сэкономить место на плате.

Сегодня индустрия ищет способы сделать память общим, гибким ресурсом дата-центра, а не жёстко привязанным к одному серверу. Новый интерфейс CXL (Compute Express Link) позволяет серверам обращаться к пулам памяти за пределами собственного корпуса почти так же быстро, как к локальным модулям, что даёт возможность динамически перераспределять память между задачами без физической перестановки плат.

Отдельным экспериментом на стыке ОЗУ и накопителя стала память 3D XPoint (коммерчески – Intel Optane): она хранила данные в изменении фазового состояния материала, была на порядки быстрее флеш-памяти, энергонезависима и допускала побайтовую адресацию почти как обычное ОЗУ. Технология не пережила экономику массового рынка и была свёрнута в 2022 году, но наглядно показала спрос на память, стирающую границу между “быстрой временной” и “медленной постоянной”. Похожие амбиции сейчас несут MRAM, хранящая биты в направлении магнитного момента, и ReRAM, меняющая электрическое сопротивление материала. Обе энергонезависимы и быстрее флеш-памяти, но пока проигрывают DRAM в плотности – поэтому их путь на массовый рынок оперативной памяти растянут на годы.

От мерцающих трубок Уильямса до трёхмерных стеков HBM оперативная память прошла путь длиной в восемьдесят лет: плотность выросла в миллионы раз, цена за бит упала на много порядков, а задержка доступа сократилась с миллисекунд до наносекунд. Но идея, заложенная ещё в 1940-х: регулярно обновлять хрупкое состояние ёмкостного заряда, продолжает жить в каждом модуле DDR5 и сегодня, а разделение труда между быстрой дорогой SRAM и ёмкой дешёвой DRAM, найденное в начале 1970-х, до сих пор определяет архитектуру любого процессора. Следующий шаг эволюции, судя по всему, будет не про то, как ускорить память ещё на несколько процентов, а про то, как стереть саму границу между “быстрой временной” и “медленной постоянной” памятью – и первые технологии для этого уже выходят из лабораторий на рынок.