TSMC CoPoS — новая технология упаковки процессоров для Nvidia и AMD

Введение Компания TSMC, специализирующаяся на производстве современных процессоров для крупнейших компаний, анонсировала выход новой технологии упаковки чипов — CoPoS. Технология CoPoS, предшественником которой является CoWoS, позволит решить проблему масштабирования производительности высокоэффективных процессоров, которые будут применяться в крупнейших дата-центрах.  Подробнее о TSMC CoPoS В отличие от технологии CoWoS, которая уже используется для создания передовых процессорных подложек размером 120мм × 150мм, CoPoS имеет еще большие размеры, достигающие 310мм × 310мм, что 5-кратно увеличивает полезную площадь процессорной подложки (81% эффективной площади) для масштабирования производительности и емкости памяти. Помимо этого, CoPoS также отличается своей физической структурой — технология относится к платформе панельного уровня (PLP), а не платформе на уровне пластин (WLP), что увеличивает пропускную способность процессоров и значительно уменьшает стоимость выпуска готовых процессоров.  Увеличение эффективной площади при использовании платформы PLP. Источник: Yole Group. Первый, тестовый образец CoPoS будет разработан в 2026 году и выпущен дочерней компанией TSMC Visionchip. Позднее, к 2027 году TSMC полностью завершить разработку CoPoS и подготовить технологию к массовому запуску в 2028-2029 году на производственных мощностях Chiayi AP7. TSMC также отметила, что CoPoS может быть совместима с другими передовыми разработками в области создания процессоров, например стеклянными подложками или кремниевой фотоникой. Кроме того, компания TSMC планирует использовать большую площадь панели CoPoS для размещения до 12 чипов HBM4, что будет особенно полезно при выпуске передовых GPU для ИИ-ориентированных систем. В будущем TSMC начнет использовать огромные подложки размером 600мм x 600мм на базе уровня PLP, однако об этой технологии в данный момент ничего неизвестно. Скорее всего, первым партнером TSMC, который воспользуется технологией CoPoS для выпуска процессоров, станет Nvidia для создания новейших GPU. А с учетом того, что AMD стала первой компанией, которая получила возможность использовать 2-нм техпроцесс от TSMC, CoPoS также может дебютировать в решениях EPYC или Instinct.  Описание технологий упаковки процессоров на базе System-on-Wafer. Источник: TSMC. Выводы TSMC, будучи лидирующей компании в области создания различных типов процессоров, следует растущим потребностям в масштабировании эффективности процессоров, выпуская все более и более технологичные платформы для своих давних партнеров в лице AMD и Nvidia. Релиз CoPoS и других технологий упаковки процессоров на большой подложке также свидетельствует, что индустрия постепенно подходит к технологическому тупику в области уменьшения размеров техпроцессов. Уже в ближайшие несколько лет выпускать все более и более миниатюрные транзисторы станет невозможным, поэтому TSMC ищет другие, альтернативные способы увеличения производительности и емкости памяти своих систем, и один из них — разработка новейших платформ SoW.