Marvell представила собственную память HBM и CXL на основе плотной SRAM

На конференции Hot Chips 2025 компания Marvell представила инновационные разработки в области памяти, включая собственные реализации HBM и CXL на основе плотной SRAM с интегрированными вычислительными модулями на базе ядер Arm. 

Ключевой разработкой Marvell является специализированный IP-модуль плотной памяти формата SRAM, который производится по нормам 2-нм техпроцесса TSMC. Это решение демонстрирует революционные показатели минимального напряжения (Vmin) и обеспечивает значительное сокращение расхода энергии, благодаря чему снижается совокупная стоимость владения системой. Особенностью решения SRAM от Marvell является ее сверхвысокая плотность, превосходящая стандартные IP-решения в 17 раз по пропускной способности при одинаковой технологии производства. Это достигается за счет трех ключевых инноваций: увеличения рабочей частоты, увеличения ширины ячеек и добавления дополнительных портов (до 17 портов в одной области).

В области памяти HBM компания представила кастомизированные решения, разработанные в сотрудничестве с ведущими поставщиками чипов памяти. Пользовательские чипы памяти HBM оптимизированы для использования конкретных моделях ИИ-ускорителей, что позволяет значительно сократить площадь интерфейсов на основном кристалле и снизить их энергопотребление. Marvell использует собственную межкристальную IP-инфраструктуру с пропускной способностью 32 Гбит/с и максимально низким уровнем ошибок (BER < 1E-30).

Для работы с памятью большой емкости компания разработала решения на основе DDR с расширением через CXL. Архитектура ускорителя Structera A включает ядра Arm Neoverse v2, аппаратное шифрование и сжатие, а также специализированные механизмы защиты памяти. Эти решения обеспечивают значительное сокращение задержек за счет исключения необходимости обращения через центральный процессор и PCIe-коммутаторы.

Оптимизация памяти на всех уровнях иерархии — от плотной SRAM до кастомизированной HBM и расширенной DDR-памяти — позволяет достичь существенного повышения пропускной способности и снижения задержек в современных центрах обработки данных. Эти разработки будут особенно полезны в ИИ-ориентированных инфраструктурах, где крайне важным фактором остается достижение максимальной энергоэффективности, сверхнизких задержек и повышенной емкости решения для хранения данных.